EMI/EMC 문제, 아트웍으로 잡는다: 실무자를 위한 PCB 전자파 대책 가이드

도입: 왜 지금 'EMC by Design'인가

최근 전자제품의 동작 클럭은 GHz대로 진입했고, 보드 밀도는 해마다 높아지고 있습니다. 이런 환경에서 시제품 단계에 들어선 후에야 EMI(전자파 간섭) 문제가 발견되면 어떻게 될까요? PCB 재설계, 부품 재선정, 인증 재시험, 일정 지연까지 더해져 프로젝트 전체 비용이 급격히 늘어납니다. 실제로 EMC 인증 실패 후 재설계에 들어가면 초기 설계 단계에서 대응하는 것보다 몇 배에서 수십 배의 비용이 발생한다는 보고가 업계에 널리 알려져 있습니다.

그래서 최근 트렌드는 명확합니다. 사후 디버깅에서 '설계 기반 EMC 대책(EMC by Design)'으로 패러다임이 빠르게 이동하고 있습니다. 그리고 이 흐름의 중심에는 PCB 아트웍이 있습니다. 회로도가 아무리 잘 설계되어 있어도, 아트웍 단계에서 그라운드와 리턴 경로가 흐트러지면 EMC 시험장에서 한계 라인을 넘기는 일은 흔합니다. 이번 글에서는 실무자가 아트웍 단계에서 EMI/EMC 문제를 사전에 차단하기 위해 반드시 챙겨야 할 핵심 포인트를 정리해보겠습니다.

1. EMI 3요소로 이해하는 아트웍 전략

1.1 소스(Source) – 경로(Path) – 안테나(Antenna)

EMI 문제는 항상 세 가지 요소가 결합되어 발생합니다. 노이즈 발생원(Source), 노이즈가 전파되는 경로(Path), 그리고 노이즈를 외부로 방사하는 안테나(Antenna)입니다. 셋 중 하나만 차단해도 EMI는 효과적으로 억제됩니다.

이 중에서 PCB 아트웍이 직접 통제할 수 있는 영역은 주로 '경로'와 '안테나'입니다. 노이즈 소스 자체(스위칭 IC, 클럭 발진기 등)는 부품 선정 단계에서 결정되지만, 그 노이즈가 어떻게 흐르고 어디서 방사되는지는 전적으로 아트웍의 손에 달려 있습니다.

1.2 아트웍에서 통제 가능한 변수

아트웍 엔지니어가 EMI를 좌우할 수 있는 주요 변수는 다음과 같습니다.

• 레이어 스택업: 신호층-그라운드층의 배치 순서
• 그라운드 구조: 연속성, 분할 여부, 비아 분포
• 부품 배치: 노이즈 소스와 민감 회로의 이격
• 배선 토폴로지: 신호 길이, 폭, 간격, 레퍼런스 플레인

이 네 가지가 EMC 성패의 80% 이상을 결정한다고 봐도 과언이 아닙니다.

2. 저임피던스 그라운드 설계: 모든 EMC 대책의 출발점

2.1 연속된 그라운드 플레인의 가치

EMC 설계의 출발점이자 최종 보루는 결국 그라운드입니다. 넓고 끊김 없는 그라운드 플레인은 두 가지 핵심 기능을 합니다. 첫째, 신호의 리턴 경로를 가장 짧고 안정적으로 제공해 루프 면적을 줄입니다. 둘째, 외부 노이즈와 내부 신호 간의 쉴드 역할을 수행합니다.

4층 이상 다층 기판에서는 신호층 바로 아래에 솔리드 그라운드 플레인을 두는 것이 일반적인 권장 사항입니다. 2층 보드라도 한쪽 면을 가능한 한 그라운드로 채우는 것이 EMC에 절대적으로 유리합니다.

2.2 그라운드 루프와 분할(Split) 주의사항

실무에서 가장 자주 보는 실수가 그라운드 플레인을 가로지르는 슬릿(slit)입니다. 무심코 배치한 배선이나 큰 부품 패드가 그라운드를 끊어놓으면, 그 위를 지나는 고속 신호의 리턴 전류는 우회 경로를 찾게 됩니다. 이 우회 루프는 즉시 방사 안테나로 작용합니다.

리턴 전류는 항상 '최소 임피던스 경로'로 흐른다. 저주파에서는 최단 경로를, 고주파에서는 신호선 바로 아래를 따라 흐른다는 점을 기억하자.

그라운드 분할은 분명한 의도가 있을 때만 사용해야 하며, 분할선을 가로지르는 신호선은 절대로 두지 않는 것이 원칙입니다.

2.3 스티칭 비아(Stitching Via) 활용

다층 기판에서 여러 그라운드 플레인을 사용한다면, 플레인 간 임피던스를 낮추기 위해 스티칭 비아를 분포시켜야 합니다. 통상적으로 관심 주파수의 파장 λ를 기준으로 λ/10 ~ λ/20 간격으로 비아를 배치하는 것이 권장됩니다. 예를 들어 1GHz 대역 신호를 다룬다면 비아 간격을 일반적으로 수 mm 이내로 좁혀야 효과적인 그라운드 결합을 얻을 수 있습니다.

Multilayer PCB stackup diagram showing solid ground plane and stitching vias near high-speed signal traces

3. 부품 배치: 기능 블록화와 그라운드 전략

3.1 노이즈 소스와 민감 회로의 물리적 이격

아트웍을 시작할 때 가장 먼저 해야 할 일은 보드를 기능별 블록으로 나누는 것입니다. SMPS(스위칭 전원), 모터 드라이버, 클럭 발진기, 고속 디지털은 강한 노이즈 소스이며, 아날로그 센서, ADC, RF 수신단은 민감 회로에 해당합니다. 이 둘은 가능한 한 보드의 반대편에 배치하고, 사이에 그라운드 영역을 충분히 확보하는 것이 정석입니다.

3.2 아날로그/디지털 그라운드 분리와 단일점 접지

고분해능 ADC나 정밀 아날로그 회로를 다룰 때 자주 등장하는 기법이 아날로그 그라운드(AGND)와 디지털 그라운드(DGND)의 분리 후 단일점 접지입니다. 다만 이 기법은 저주파에서만 효과적이라는 점을 반드시 인지해야 합니다.

고주파 영역에서는 분리된 그라운드 사이의 작은 인덕턴스조차 큰 임피던스로 작용하기 때문에, 오히려 통합된 그라운드 위에서 부품 배치로 영역을 분리하는 방식이 더 안전한 경우가 많습니다. 데이터시트의 권장 사항을 그대로 따르되, 고주파 컴포넌트가 있다면 무조건적인 분리는 피하는 것이 좋습니다.

3.3 커넥터·I/O 영역 처리

EMC 시험에서 방사 노이즈가 가장 잘 나오는 곳이 어디일까요? 바로 외부 케이블이 연결되는 I/O 커넥터입니다. 케이블이 안테나 역할을 하기 때문이죠. 이를 막기 위한 실무 팁은 다음과 같습니다.

• 커넥터 주변에 별도의 'Quiet Ground' 영역을 두고, 메인 그라운드와 짧고 넓은 경로로 연결
• 커넥터 진입부에 커먼모드 초크, 페라이트 비드, TVS 등 필터 부품 배치 공간을 미리 확보
• I/O 라인 아래 그라운드 플레인을 끊지 말 것
• 섀시 그라운드와의 연결 지점을 명확히 정의

4. 고속 신호 배선과 전원 무결성(PI) 실무 포인트

4.1 최단 경로·임피던스 매칭·45도 라우팅

고속 신호는 짧을수록, 임피던스가 일정할수록 좋습니다. 90도 직각 배선은 코너에서 기생 커패시턴스가 증가하여 임피던스 불연속을 만들고, 이는 반사와 EMI의 원인이 됩니다. 따라서 45도 배선 또는 곡선 라우팅이 권장됩니다. 다만 수 GHz 이하 일반 디지털 신호에서는 직각 배선의 영향이 과장된 측면도 있으니, 클럭·차동쌍·고속 시리얼 라인 위주로 엄격하게 적용하면 충분합니다.

4.2 리턴 패스와 레퍼런스 플레인

고속 신호 설계에서 가장 자주 놓치는 부분이 레퍼런스 플레인 변경입니다. 신호가 Layer 1에서 Layer 4로 비아를 통해 이동하면, 리턴 전류 역시 그라운드 플레인을 변경해야 합니다. 이때 두 그라운드 플레인을 연결하는 리턴 비아(Return Via)를 신호 비아 바로 옆에 배치하지 않으면 리턴 경로가 커지고 EMI가 급증합니다.

실무에서는 차동 신호 비아 옆에 1~2개의 그라운드 비아를 함께 배치하는 것을 표준 절차로 삼는 것이 좋습니다.

4.3 디커플링 커패시터 배치 원칙

디커플링 커패시터는 그 효과가 거의 전적으로 배치에 달려 있습니다. 일반적인 가이드라인을 정리하면 다음과 같습니다.

1. IC 전원 핀에 최대한 가깝게, 핀 사이 거리를 수 mm 이내로 유지
2. 커패시터 패드에서 비아까지의 트레이스를 짧고 굵게(인덕턴스 최소화)
3. 용도를 고려한 용량 배치: 고주파 노이즈용으로 10nF ~ 0.1μF 정도의 커패시터를 IC 핀에 가장 가깝게 배치하고, 전하 저장소 역할을 하는 벌크 커패시터(1μF ~ 10μF)는 그 바깥쪽에 배치합니다. 무분별한 병렬 배치는 특정 주파수에서 공진을 일으킬 수 있으므로 주의해야 합니다.
4. BGA의 경우 IC 하단에 배치하기 어려우면 보드 반대면에 배치하는 것도 방법

4.4 크로스토크와 3W·20H 룰

인접 신호 간 간섭(크로스토크)을 줄이는 경험 법칙으로 3W 룰이 자주 인용됩니다. 트레이스 중심 간 간격을 트레이스 폭의 3배 이상 유지하라는 것입니다. 또 전원 플레인을 그라운드 플레인보다 안쪽으로 후퇴시키는 20H 룰은 보드 가장자리에서의 fringing field 방사를 줄인다고 알려져 있습니다.

다만 이런 경험 법칙은 절대 규칙이 아닙니다. 보드 면적과 비용을 고려해 클럭·고속 차동쌍 등 우선순위가 높은 신호에 선택적으로 적용하는 것이 현실적입니다.

High-speed PCB routing example showing 45-degree traces, return vias next to signal vias, and decoupling capacitors close to IC power pins

5. SI/PI 시뮬레이션과 설계-검증 루프

5.1 설계 초기 단계의 시뮬레이션 활용

예전에는 시뮬레이션이 RF나 초고속 보드의 전유물이었지만, 지금은 일반 디지털 보드에서도 SI(신호 무결성)·PI(전원 무결성) 시뮬레이션이 표준 프로세스로 자리 잡고 있습니다. 핵심 신호 몇 개라도 라우팅 전에 시뮬레이션해보면, 스택업과 토폴로지 결정에 큰 도움이 됩니다.

5.2 프리-레이아웃 vs 포스트-레이아웃

• 프리-레이아웃 시뮬레이션: 라우팅 전에 토폴로지·종단저항·스택업 검증. 큰 방향성 결정에 활용.
• 포스트-레이아웃 시뮬레이션: 실제 라우팅된 데이터로 반사, 크로스토크, 전원 임피던스, EMI 방사 등을 정량적으로 분석.

두 단계는 검출하는 이슈의 종류가 다르므로, 가능하면 모두 거치는 것이 안전합니다.

5.3 인증 시험과의 연결

시뮬레이션 결과를 EMC 사전 시험(프리스캔)과 연계하면 인증 실패 리스크를 크게 낮출 수 있습니다. 사내에 간이 EMI 측정 환경(근접 자계 프로브 + 스펙트럼 분석기)을 갖추고, 시뮬레이션에서 의심된 주파수 대역을 실제 보드에서 검증하는 워크플로우는 통상적으로 인증 합격률을 크게 올리는 것으로 보고됩니다.

6. 실무 체크리스트: 아트웍 리뷰 시 꼭 확인할 항목

아트웍 리뷰는 단계별로 분리해서 진행하는 것이 효율적입니다. 단계별 체크 포인트를 정리하면 다음과 같습니다.

6.1 블록 배치 단계

• 스택업이 신호 속도와 층수에 적정한가? (인접 그라운드 레퍼런스 확보 여부)
• 전원/디지털/아날로그/RF 영역이 물리적으로 분리되어 있는가?
• 커넥터·I/O 영역에 필터 부품 공간이 확보되어 있는가?
• SMPS·클럭 등 노이즈 소스가 민감 회로와 충분히 이격되어 있는가?

6.2 핵심 라우팅 단계

• 고속 신호 아래 그라운드 플레인이 연속적인가? 슬릿이 없는가?
• 레이어 변경 신호 옆에 리턴 비아가 배치되어 있는가?
• 차동쌍 길이 매칭과 간격이 일관되는가?
• 디커플링 커패시터가 IC 전원 핀에 충분히 가까운가?
• 클럭 라인이 보드 가장자리·커넥터 근처를 지나지 않는가?

6.3 최종 DRC 단계

• 스티칭 비아가 충분히 분포되어 있는가?
• 플러드(copper pour) 미연결 영역이 안테나로 작용할 가능성은 없는가?
• I/O 필터의 입출력 라인이 결합되지 않도록 분리되어 있는가?
• 실드/섀시 그라운드 연결 지점이 명확한가?

결론: 디버깅 비용을 줄이는 가장 확실한 투자

EMI/EMC 대책의 본질은 결국 '문제를 찾는 것'이 아니라 '문제를 만들지 않는 것'입니다. 시제품이 EMC 챔버에서 한계 라인을 넘긴 후 페라이트 비드와 캐패시터를 덧붙이는 식의 대응은 비용도 비용이지만, 무엇보다 제품의 신뢰성을 떨어뜨립니다.

그라운드 연속성 확보, 리턴 경로 통제, 부품 배치의 기능 블록화, 디커플링 전략, 그리고 SI/PI 시뮬레이션을 통한 사전 검증 — 이 다섯 가지가 흔들림 없이 적용된 보드는 EMC 시험에서 큰 어려움 없이 통과하는 경우가 많습니다. 반대로 이 중 하나라도 무너지면 아무리 뛰어난 부품을 써도 한계 라인을 맞추기 어렵습니다.

지금 진행 중인 프로젝트의 아트웍 데이터를 한 번 다시 열어보시기 바랍니다. 그라운드 플레인은 정말로 연속적인가요? 고속 신호의 리턴 비아는 옆에 있나요? 디커플링 커패시터는 IC 전원 핀에 충분히 가깝나요? 이 작은 점검들이 모여, 나중에 발생할 수 있는 며칠간의 디버깅과 재시험 비용을 절약해줍니다. 결국 EMC by Design은 가장 확실하고 저렴한 투자입니다.